瀏覽人次:
1702
系統構裝與3DIC
研究動機: 隨著半導體製程受到電子及材料的物理極限,莫爾定律將面臨瓶頸,藉由已成熟的系統構裝(SiP)或極具未 來性的三維積體電路構裝系統(3D-IC)的實現,電子系統能在有限面積的考量之下整合更多功能與提升其效 能規格。然而,在此高密度的三維整合中,電磁雜訊問題將為決定系統效能及穩定度的重要關鍵。圖一為 一常見之三維構裝系統,藉由堆疊方式整合數位電路、微機電系統、與射頻電路等,當數位電路產生電源 雜訊時,雜訊將藉由共用的電源分佈網路(PDN)耦合或是以輻射干擾的方式影響易受干擾的射頻電路,並 向周圍環境產生寬頻輻射能量降低整體系統效能。如何評估量測雜訊干擾程度以及有效達成雜訊防治,為 相關產學界所關心的焦點。 |
研究目標: 對前瞻SiP及3D-IC構裝中之電磁雜訊耦合問題,建立如下四大核心技術並相互結合(如圖二),以有效設計 高效能及穩定的下一世代構裝系統。 |
研究方向:
|